Prelucrarea unui semnal audio folosind o platformă FPGA

Abstract

Prin prezenta lucrare de disertatie doresc să evidențiez etapele prelucrării unui semnal audio in mediul de lucru MatLab și implementarea acestuia pe o platforma FPGA. Aceasta este doar o variantă căreia i se pot aduce imbunătățiri, sau chiar modificări după caz, insă principiul de baza trebuie respectat. Partea de ı̂nceput a acestui proiect conține o scurtă prezentare a filtrarii semnalelor. Prezentarea platformei Basys este ı̂n legătură directă cu privire la metoda prin care am realizat filtrarea semnalului, și anume implementarea unui sistem in FPGA folosind diferite blocuri realizate in limbajul de programare Verilog. Până la prezentarea propriu zisă a filtrului, am insistat pe descrierea hardware a platformei, insistând pe componentele folosite in realizarea acestuia. Proiectarea parametrilor a fost realizată in mediul de lucru „ISE” printr-o schemă ce folosește blocuri de limbaj Verilog. Apoi s-a trecut la realizarea unui algoritm de filtrare în MatLab care să modifice și să prelucreze semnalul, astfel incât să se poată trece la urmatoarea etapa, implementarea și testarea acestuia pe o platforma FPGA. Concluziile filtrării prin mediere duc la un rezultat foarte bun, astfel încât zgomotul este eliminat in totalitate atât in matLab cât și prin platform FPGA, iar comparația dintre fișierul audio nealterat și cel rezultat după filtrare este auditiv nesesizabilă. Pentru o direcţie viitoare de cercetare propun o modalitate prin care un fisier audio poate fi utilizat ca suport gazdă pentru a ascunde un mesaj text fără ca structura acestuia sa fie afectată, ulteriuor prin decodare să se obtina fisierul text ascuns din componența acestuia.